Usamos cookies técnicos e o registro de visitas anonimizado do Zorky. O Yandex Metrica (dados armazenados em servidores na Rússia) só funciona com o seu consentimento. Nunca vendemos dados. Mais sobre cookies e estatísticas.
O Zorky está em modo de teste — tudo é gratuito. As vagas e as páginas das empresas são abertas a todos; os links dos anúncios e sua seleção pessoal abrem após o cadastro. Cadastre-se →
← Todas as vagas

Sr Principal Physical Design

Principal2 Locationshá 2 d
Stack
perlpython
Detalhes
Experiência
10+ anos
Formação
Mestrado
Mostrar empresa e link
Grátis, depois de entrar.
Candidatar-se
Envie seu currículo: empregadores e recrutadores de vários países que procuram o seu perfil poderão falar com você diretamente.
Enviar seu currículo →
Descrição

Business Line Description: NXP's MPU Engineering (ACE) team is a central engineering organization responsible for developing and delivering Systems-on-a-Chip (SoCs) for NXP's Automotive, Edge, and Radar Processing business lines. MME's SoC Hardware Architecture team produces architectural solutions covering the very wide-range of SoCs required by the business lines. The team is challenged to produce industry-leading solutions covering very cost-sensitive, low power devices to highly-integrated, high performance, multi-domain devices compliant with the latest automotive and industrial safety and security standards.

We are seeking an experienced Digital Designer for Physical Design for advanced semiconductor products. This role will own end-to-end physical design execution across complex designs, driving delivery from RTL to silicon for cutting-edge technology nodes. The ideal candidate demonstrates deep technical expertise to implement a given design on silicon with optimized quality and meeting PPA targets.

Key

Responsibilities
  • End-to-End Physical Design Ownership Lead Physical design execution including floorplanning, synthesis, place & route, CTS, routing, STA, PDN, PDV and signoff. Drive timing, power, IR/EM, and physical verification closure to achieve tapeout readiness. Deliver optimized PPA (Power, Performance, Area) across complex designs. Aligns with internal expectations of implementing designs on silicon with optimal quality, PPA, and cost efficiency 2. Team Lead
Descrição completa, empresa e link para se candidatar: depois de entrar. Entrar
Os contatos do empregador (e-mail/telefone/telegram) ficam ocultos na prévia pública. Envie seu currículo para que os empregadores possam falar com você diretamente.
Pergunta urgente? Escreva para @termdocs